• 所在学科：集成电路科学与工程
• E-mail：ye.shujun@bit.edu.cn

教育和工作经历

1.博士 2011年-2014年，日本九州大学；
2.助手/初级研究员/博士后 2010年-2015年，日本国立材料研究所（其中，2011年-2014年获该所奖学金攻读博士）；
3.研究员/助理教授 2015年-2022年，日本东北大学；
4.教授/博士生导师 2022年-至今，北京理工大学

主讲课程

“芯片的材料、器件与工艺”，“芯片的基础与制造”等

研究方向

1. GAA MOSFET及其CMOS逻辑芯片;
2. 自旋电子器件及其MRAM存储芯片;
3. AI芯片与具身智能传感芯片

团队介绍

领衔先进逻辑与存储芯片团队，现有教师4名、博士生7名（已毕业1人）、硕士生22名（已毕业6人）。

论文

(1) S. Ye; K. Nishioka; Analysis of magnetic switching in magnetically coupled dual
free layers within Magnetic Tunnel Junctions (MTJ) for STT MRAM, Advanced Electronic Materials, 2026, 12(5): 1-17 (唯一第一作者, 唯一通讯作者);
(2) S. Ye; K. Nishioka; Controlling Bias Field of Pinned Layer Stacks for Double-
Pinned-Layer Magnetic Tunnel Junction for STT-MRAM, Advanced Electronic Materials, 2025, 11(16): 1-9 (唯一第一作者, 唯一通讯作者);
(3) S. Ye, J. Zhang, Y. Fan, Y. Zhang, L. Yu, Z. Chen; Fabrication of Vertical Gate-All-Around MOSFETs with Symmetric Source/Drain, under review (唯一第一作者, 唯一通讯作者);
(4) J. Zhang, Y. Zhang, Y. Fan, Z. Chen, L. Yu, S. Ye; First Experimental Demonstration of Source-Drain Symmetric Vertical Gate-All-Around MOSFETs for Logic Applications,
under review (学生论文，唯一通讯作者);
(5) S. Ye; K. Yamabe; T. Endoh; Ultimate Vertical Gate-All-Around Metal–Oxide–
Semiconductor Field-Effect Transistor and Its Three-Dimensional Integrated Circuits, Materials Science in Semiconductor Processing, 2021, 134(106046): 1-10 (唯一第一作者, 共同通讯作者)

主持项目

国家海外青年人才项目，国自然面上项目，企业横向项目，日本国家科研费青年项目等

获奖

2025年与2018年两次获得英国物理学会（IOP）杰出审稿人奖；多次获得全国大学生集成电路创新创业大赛“优秀指导教师奖”，等